打印 上一主题 下一主题

对半导体制造(FAB)工种的全方位解析

  [复制链接]
跳转到指定楼层
楼主
11506 9 花开逝世 发表于 2015-9-1 00:41:52
先讲讲Fab对人才的需求状况。

Fab是一种对各类人才都有需求的东西。无论文理工,基本上都可以再Fab里找到职位。甚至学医的MM都在SMIC找到了厂医的位置。很久以前有一个TSMC工程师的帖子,他说Fab对人才的吸纳是全方位的。(当然坏处也就是很多人才的埋没。)有兴趣的网友可以去找来看看。来自微信号csf211ic

一般来讲,文科的毕业生可以申请Fab厂的HR,法务,文秘,财会,进出口,采购,公关之类的职位。但是由于是Support部门这些位置的薪水一般不太好。那也有些厉害的MM选择做客户工程师(CE)的,某些MM居然还能做成制程工程师,真是佩服啊佩服。

对半导体制造(FAB)工种的全方位解析

理工科的毕业生选择范围比较广: 半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QA计算机、信息类的毕业生可以选择作IT,在Fab厂能够学到一流的CIM技术,但是由于不受重视,很多人学了本事就走人先了。工程类的毕业生做设备(EE)的居多,一般而言,做设备不是长久之计。可以选择做几年设备之后转制程,或者去做厂商(vendor),钱会比较多。当然,也有少数人一直做设备也 发展得不错。比较不建议去做厂务。材料、物理类的毕业生做制程(PE)的比较多,如果遇到老板不错的话,制程倒是可以常做的,挺两年,下面有了小弟小妹就不用常常进Fab了。如果做的不爽,可以转PIE或者TD,或者厂商也可以,这个钱也比较多。来自微信号csf211ic

电子类的毕业生选择做制程整合,也就是Integration(PIE)得比较多,这个是在Fab里主导的部门,但如果一开始没有经验的话,容易被PE忽悠。所以如果没有经验就去做PIE的半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试的话,一定要跟着一个有经验的PIE,不要管他是不是学历比你低。来自微信号csf211ic 对半导体制造(FAB)工种的全方位解析

所有硕士或者以上的毕业生,尽量申请TD的职位,TD的职位比较少做杂七杂八的事情。但是在工作中需要发挥主动性,不然会学不到东西,也容易被PIE之类的人骂。

将来有兴趣去做封装、测试的人可以选择去做产品工程师(PDE)。 有兴趣向Design转型的人可以选择去做PIE或者PDE。喜欢和客户打交道的人可以选择去做客户工程师CE,这个位置要和PIE搞好关系,他们的Support是关键。 半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,有虐待别人倾向,喜欢看着他人无助神情的人可以考虑去做QE。QE的弟兄把TE/PE/EE/TD/PDE之类的放挺简直太容易了。:)

下面分部门简单介绍一下Fab的工种。

Logic PIE(两个厂都有)才是真正意义上的Fab PIE,一般来讲Fab要赚钱,Logic的产品一定要起来。Logic PIE通常会分不同的Technology来管理产品,比如0.35um LG/MM/HS;0.18um LG/MM/HS/SR;0.13um LG/SR等等。Logic的产品种类非常多,但每颗的总量一般不会太大,如果能够有1000pcs/月的量,那已经是比较大的客户了。——如果遇到这样的新客户,大家可以去买他的股票,一定可以赚钱。半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA

Logic PIE的主要工作通常有Maintain和NTO两大类,前者针对量产的大量产品的良率提高,缺陷分析等。后者主要是新产品的开发和量产。具体的工作么,拿NTO来讲,有Setup process flow, pirun, fab out report, defect reduction, yield analysis, customer meeting, ... ...等等。

相比较而言,进fab倒不是最主要的,分析数据和写报告的工作为主。偷个懒,把原来写的一部分搬过来。

通常讲Fab的工作环境比较恶劣,那就是指Module和MFG。因为PIE可以比较少进Fab,所以PIE虽然也会比较忙,但是接触到辐射、化学药品的机会要少很多。

对半导体制造(FAB)工种的全方位解析

一般本科毕业生如果去MFG的话会做线上的Super,带领Leader和一群小妹干活。除非你从此不想和技术打交道,否则不要去MFG。只有想将来做管理的人或者还会有些兴趣,因为各个不同区域的MFG都是可以互换的,甚至不同产业的制造管理都是一样的。Fab的MFG Supper在封装、测试厂,在TFT/LCD厂,在所有的生产制造型企业都可以找到相关合适的位置。和人打交道,这是管理的核心,而在MFG,最重要的就是和人打交道。你会和EE吵架,和PE吵架,和PIE吵架,被Q的人闻讯,可以修理TD的弟兄,不过比较会惹不起PC(Production Control)。喜欢吵架的弟兄可能会乐此不疲,因为MFG和别人吵架基本不会吃亏。

在Fab里有三个“第一”:安全第一,客户第一,MFG第一。所以只要和安全以及客户没有关系,MFG就是最大的,基本可以横着走。PIE能够和MFG抗争的唯一优势,也就是他们可以拿客户来压MFG。MFG在奖金等方面说话的声音比较大,一般而言,奖金优先发放给MFG,因为他们最辛苦。MFG的Super需要倒班,做二休二,12小时12小时的轮,在休息的时候还会被拖过来学习、写报告什么的,所以平均下来一周工作的时间至少在50小时以上。上白班的还好,但是上晚班的生物钟会被弄的比较乱。MFG做常日的Super会好一些。半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QA]不建议硕士以及以上学历的弟兄去MFG。

Module的工程师主要分成两大类:制程(工艺)和设备。也就是所谓PE和EE。基本上无论哪个Module都会有这样的两类工程师。

设备工程师主要负责的是机台的状况,他们要保持机台始终处于比较良好的Status,从而提高机台的利用率。TSMC在最忙的时候曾经把机台的利用率提到到了110%以上,这样就需要缩短机台设计的PM时间,缩短机台的Monitor时间,减小Down机的几率。这样设备工程师的压力就很大。设备工程师的On Call通常就是来自于此。如果大家都是混得比较资深的EE,那由于晚上都有设备值班,小问题都能够被处理掉,而大问题也没法处理,可以第二天白天来做。但如果是一群没有足够经验的EE,那么每个人都只能专精几种机台,结果就是遇到不熟悉的机台出问题,就只好Call人了。半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QAX,@ X, EE在Fab中待的时间要比PE长,有很多routine的工作,比如PM。EE的问题相对简单,妈的,机台出问题了我就修呗,修不好我就Call Vendor呗。你制造部不爽那你自己来修。

EE有很多机会接触有毒的气体、辐射和化学药品,也容易遭受侵害。Fab里很多耸人听闻传说中的主人公都是EE。记住一条Fab的铁律,任何不明身份的液体都可以默认为是HF溶液,千万不要去胡乱摸。此外特别的区域会有特别的注意事项,各自要注意。

EE主要和PE以及厂务(FAC)的弟兄打交道。不太会直接面对PIE这种Module比较讨厌的人物,也和TD的弟兄没有什么大的过节。由于是机台的使用者,Vendor会常常来和EE搞好关系,如果公司许可,可以有很多的饭局。酒量要锻炼。

EE的工作很累,但并不很复杂,如果加入了一个不错的集体,也可以过的很快活。

硕士以及以上学历的弟兄一般不会有机会加入EE的行列,工科的本科/大专毕业生可以绰绰有余的胜任EE的工作。EE做久了如果没有什么兴趣可以想办法转去做PE,如果想赚钱,做Vendor也不错。

对半导体制造(FAB)工种的全方位解析

制程工程师,也就是工艺工程师,也就是PE。他们主要负责Fab中各类工艺参数和程式的设定。一个稳定的Fab必然需要大量资深的PE在。PE的工作状况和EE不同,他们将面对多个部门的压力,MFG和PIE是“压迫”PE最多的两伙人。而Q的弟兄也会让PE非常痛苦,时常窜出来搞乱的TD工程师常常会把PE搞得抓狂。然后在PE和EE之间存在大量的灰色地带,这个事情究竟谁做?双方吵架的机会也是大把大把。半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA

PE和Vendor打交道的机会也比较多,无论是机台的Vendor还是Material的Vendor。熟悉之后,跳槽出去做Vendor的PE也不少。通常而言,EE去做 Vendor还是修机器,而PE常常会摇身一变成了Sales。许多出去买Material的PE现在富的流油(因为有提成),尤其以卖CMP研磨液的弟兄为最好,卖靶材和光阻的就差了不少。

PE也是需要在Fab里面常常待的,要tuning出好的程式也需要付出很大的代价。以Diff为例子,每个run都要以小时计算,无论是uniformity、Defect、Quality都需要被考量,而且最后还要得到PIE电性数据的Support。

Fab里面出什么问题,MFG无法界定的时候,第一个通知的就是值班PE。来自微信号csf211ic

每当一个新的制程在开发的时候,无论是PIE主导还是TD主导,PE都累得像条狗一样,操劳过度,而且还要陪着笑脸向制造部的Leader借机台,一不小心就付出请客喝水的代价。只有少数资深的PE敢于把PIE或者TD骂一顿然后罚他们自己去借机台的。许多PRS数据都需要切片,PE就只好在 FA Lab陪伴切片的小妹度过一个个不眠之夜——尤其以ETCH的弟兄最为痛苦,当年的liaoduan他们就切片切的昏天黑地。最后怒了,就拿了把西瓜刀去找PIE进行黑社会谈判,好不容易分了一部分活出去。

PE要值夜班,EE值班的时候,如果机台没问题就可以眯段时间,反正半夜也没有老板在。但是机台没有问题不代表Wafer没有问题,实际上Fab中Wafer出的问题千奇百怪,匪夷所思。所以PE的值班手机从来就不会闲下来,在 Fab中最忙的值班电话通常是CMP、YE和PHOTO的值班手机。

什么叫做痛苦,当你作为一个PE在Fab里接到YE的报警电话的时候就会有一种生不如死的感觉。完了,今天的值班一定没好日子过了……

PE同样面对Fab中的不良环境,所以要注意身体,在有了小弟小妹之后就尽量少进Fab。来自微信号csf211ic

回头再讲讲PIE。

表面上看起来,PIE要比PE/EE都快活,他们在Fab里工作的绝对时间要远少于PE和EE。对于PE来讲,PIE简直就是最可恶的人之一,成天忽发奇想,给出奇奇怪怪的各项指令,然后还不停的来骚扰自己,要这样做,要那样做,简直像一大堆苍蝇。而且自己还不能像对待TD一样直截了当的say no。然后还要看我的SPC,帮着Q这些人来Review自己,简直讨厌透了。来自微信号csf211ic

所以,半夜货出了问题,不管大小,Call人!把PIE这群鸟人Call起来上个厕所。半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA`

Hc

Module的工程师只是负责一段的制程,而PIE需要对整个制程负责。很自然的,对于一个具体的制程来讲,PIE不可能比PE更为专业。但是PIE的位置决定了他必须要“以己之短,攻敌之长”,和PHOTO讨论Shot Dependance,和ETCH讨论Loading Effect,和CMP讨论Down Force,……结果导致所有的人都认为:妈的,PIE什么都不懂。有一些聪明的PIE就和PHOTO工程师讲DIFF,和DIFF工程师讲 ETCH,和ETCH的讲CMP,……结果就是所有的人都对他肃然起敬。

其实,PIE和PE有强烈的依存关系,PIE面对的人更加多,也更加杂,一个好的PIE会保护和自己合作的PE,而一个差劲的PIE会在客户来发飚的时候把PE推出去当替死鬼。PIE需要PE为自己的实验准备程式,调试机台,提供意见……没有PE的Support,PIE什么也不是。当年SMIC一厂着名的Marvin、Jing和Cathy小姐开发 0.15um Utrla Low Power SRAM的时候,就是由于IMP的失误,导致近一年的开发时间被浪费了。Marvin、Jing和 Cathy每次提到这段血泪史无不扼腕叹息——当年付出的努力:无数次的夜班,电性分析,切片FA,Split Run,……通通付诸东流。

PIE唯一还算的上专业的,就是WAT电性,一个好的PIE需要对电性的结果非常敏感。

对半导体制造(FAB)工种的全方位解析

各位所有想要做,或者正要做PIE的朋友,请记住一条PIE的铁律:“永远不要乱改东西。”只要你记住了这一句话,你就没有白花时间看这段文字。技术论坛*K d S5X u b-[

做Lot Owner是件痛苦的事情,因为这一批货色的成败死活都会和你挂钩,如果是很重要的货,那么晚上被Call几乎是一定的。有时候你还得半夜等货做实验。说起做实验,就会涉及到Run Card,这是让制造部帮助你不按照正常流程来做实验的东东。开的Run Card越多,制造部就会越恨你。当年的Jamin以2年半超过1000张Run Card成为MFG第一“公敌”。其实像PIE每个人的Run Card数目都不少,数百张都是很正常的。 |

PIE会直接面对客户。合理帮助你的客户,没准下一份轻松写意收入好的工作你可以在他们那里找到,而且还可以回来Review Fab。

做的无聊了,PIE可以转PDE/TD/CE等职位,也可以跳槽去做Foundry Manager,转行做Design德也有,去Vendor那里的机会比较少。

半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QA

关于PDE

这是产品工程处的职位。主要的工作是帮助Fab找到Yield Loss的主要方面,帮助Fab提高 Yield。写Report是PDE最常做的事情。PDE需要有EFA和PFA的基本功底,要有对电性等各类数据高度的敏感。好的PDE需要在 Integration先锻炼过一段时间,熟悉Flow和Fab的环境。

Memory的PDE相对好做,利用电性的方法,可以比较容易的定位到Fail Point,再做FA分析。难点在找到问题之后PIE的Yield Improve,但这个是以PIE为主去做的。半导体,芯片,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QA*G6E%k){'U_ W L

而Logic的PDE比较困难,如果遇到不讲理的PIE,压力就很大。Logic产品Yield上不去,原则上PIE只要一句:Product给点方向。就可以闪人了,痛苦的是PDE。好在绝大多数PIE会负责到底,但这又带来一个问题。就是PDE会被“架空”或者干脆成为了PIE切片的小弟。

做PDE一定要积极,同时要和PIE保持良好的关系,PDE和PIE只有紧密合作,才能把产品弄好。而且当PDE不得不面对Module工程师的时候,记得找个PIE帮你,在Fab里,他说话比PDE管用。

PDE要面对客户,记住最重要的一点:在没有和PIE确认之前,不要对客户乱说话。不然害惨PIE也害惨PDE自己。

如果将来不想做PDE了,可以转行做封装测试,转行做Design,或者Foundry manager,或者foundry内部的CE,PIE,TD等都可以。

一只秒表走天下的IE半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA工业企划处的IE可以算是Foundry中的一个异类,做好了可以直取管理的精髓,做不好,就被无数的PE/EE甚至MFG看不起。小时候一定都读过华罗庚老先生的《统筹管理》一文(初中课本有记载),IE做的工作就和这个有关系。

Fab是一个异常复杂的流水线,一片Wafer从下线到产出需要经过数百道流程和近百种机台。生产步骤之间的整合总体分成两大部分:Process方面和生产能力方面。前者由我们应明伟大的PIE负责,而后者就是IE的工作。

比若说,一个产品出来需要经过ABC三个过程,A过程中使用到的机台平均日生产能力为A1,以此类推。原则上讲A1=B1=C1才是最佳的组合。IE的工作之一就是要使Fab中各类机台的产能达到平衡,估算各类机台的需要程度,并提出组成方案。

这绝对不是一个简单的活。首先,Fab不会只跑几种产品,它的产品一直在改变;其次,机台标称的生产能力不见得和真正的生产能力Match;第三,各类机台的Down机几率不一样,复机所需时间也不一样;最后,出于Fab出货的需要,有些时候需要采用一种特别的跑货方法,比如说月底拉货出线,比如说应客户要求的Super Hot Run等等,这些都会大大的干扰正常的流程。为了获得具体的第一手资料,许多IE就跑到Fab里,看着Wafer的进出,用秒表来掐算时间。这就是所谓的“一只秒表走天下”。

类似的还有MC,他们控制的主要是Fab使用的Material,由于Fab厂跑的货一直在变,一旦MC估测不好——后果很严重,MFG很生气。对半导体制造(FAB)工种的全方位解析

还有PC,他们的主要工作是按照Fab的产能状况来排货。

这些岗位都属于工程师编制,他们的主要目的就是让Fab能够合理的近乎满负荷的工作。半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,RA,QA }

TD = Technology Develop,为Fab的技术开发部门,通常公司中的R&D低位和Fab中的TD类似。之所以叫“技术发展部”而不叫“研究和开发部”的原因大概是因为Fab搞得Silicom Process如果是研究的话,没有哪家公司愿意做,一般都是在大学和研究所里面。在ASMC,他的TD实际上就是SMIC的Integration,事实上,SMIC的Integration也可以Cover到一部分TD的工作。半导体,芯片,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,fabrication,process,layout,package,test,FA,

QE主要是在Fab里找茬的。由于Fab是一条非常复杂的流水线,除了PIE之外,必须有一个独立的部门对品质负责。这个部门就是Q。Q的主要工作就是杜绝Fab中一切不符合rule和OI的事件,如果还没有法则,那Q就需要和PIE/PE来制定出合理的法则。由于经常会给PE/PIE制造困扰,所以QE常常会让人感觉很讨厌,但是他们又惹不起QE。所以,PIE/PE对待QE都是以忽悠为主,此牙咧嘴为辅。来自微信号csf211ic

一个好的QE并不好做,在熟练掌握QE本身的技能之外,还需要对process有一定的了解——至少不能被很容易的忽悠,而且还要掌握一定的灵活尺度,不能把别人都害死。做好QE的一个要诀就是原则性和灵活性并重。建议QE工程师至少要有一到两个比较铁杆的PIE弟兄,这样别人要忽悠你就不太容易了。

转自:英国365bet www.211ic.com

英国365bet微信号:csf211ic欢迎您关注英国365bet官方微信公众号:CSF211ic.

这是一个提供半导体行业前沿资讯,半导体最新招聘信息和分享半导体技术的平台,可供大家一起学习、交流和娱乐。

评分

参与人数 1金币 +1 收起 理由
Demi + 1

查看全部评分

分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏7 分享分享1 支持支持7 反对反对
发消息 收听TA 回复

使用道具 举报

沙发
IC猫 发表于 2015-9-1 06:50:51 来自手机
很经典!不错
来自: 微社区
5#
Biboking 发表于 2015-9-14 20:12:17
又学到了好东西
6#
Growup 发表于 2016-4-18 14:50:44
貌似是抄袭的
7#
Yein 发表于 2017-7-7 15:03:56
学习,能多介绍下PC吗
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

加入我们,

发现科技可以让生活更美好...

立即注册

如果您已拥有本站账户,则可

推荐阅读

?�
中立 专业 诚实 善良

© 2009-2016 211ic.com

联系邮箱:iccountry@211ic.com

官方客服微信:hr211ic

沪ICP备14040998号-1

社会化关?�

新浪微博 | 知乎专栏

微信扫一扫关注我?�
小黑屋|手机版|Archiver|广告联系|半导体技术天地| 晶彩之路 ( 沪ICP备14040998号-1 )  

沪公网安备 31011702001558号

返回顶部 返回列表